home *** CD-ROM | disk | FTP | other *** search
/ QRZ! Ham Radio 6 / QRZ Ham Radio Callsign Database - Volume 6.iso / pc / files / dsp / 56100tar.z / 56100tar / 56100 / ioequ16.asm next >
Encoding:
Assembly Source File  |  1992-04-28  |  10.1 KB  |  205 lines
  1. ;
  2. ; This program originally available on the Motorola DSP bulletin board.
  3. ; It is provided under a DISCLAMER OF WARRANTY available from
  4. ; Motorola DSP Operation, 6501 Wm. Cannon Drive W., Austin, Tx., 78735.
  5. ; 
  6. ; Motorola Standard I/O Equates for DSP56116.
  7. ; 
  8. ; Update 25 Aug 87   Version 1.1   fixed M_OF
  9. ; Last Update 24 Jul 91  Version 1.2  fixed for DSP56116 peripheral map.
  10. ;
  11. ;************************************************************************
  12. ;
  13. ;       EQUATES for DSP56116 I/O registers and ports
  14. ;
  15. ;************************************************************************
  16. ioequ16   ident   1,0
  17. ;------------------------------------------------------------------------
  18. ;
  19. ;       EQUATES for I/O Port Programming
  20. ;
  21. ;------------------------------------------------------------------------
  22. ;       Register Addresses
  23. M_BCR EQU  $FFDE   ; Bus Control Register
  24. M_PBC   EQU     $FFC0           ; Port B Control Register
  25. M_PBDDR EQU     $FFC2           ; Port B Data Direction Register
  26. M_PBD   EQU     $FFE2           ; Port B Data Register
  27. M_PCC   EQU     $FFC1           ; Port C Control Register
  28. M_PCDDR EQU     $FFC3           ; Port C Data Direction Register
  29. M_PCD   EQU     $FFE3           ; Port C Data Register
  30. ;------------------------------------------------------------------------
  31. ;
  32. ;       EQUATES for Host Interface
  33. ;
  34. ;------------------------------------------------------------------------
  35. ;       Register Addresses
  36. M_HCR   EQU     $FFC4           ; Host Control Register
  37. M_HSR   EQU     $FFE4           ; Host Status Register
  38. M_HRX   EQU     $FFE5           ; Host Receive Data Register
  39. M_HTX   EQU     $FFE5           ; Host Transmit Data Register
  40. ;       Host Control Register Bit Flags
  41. M_HRIE  EQU     0               ; Host Receive Interrupt Enable
  42. M_HTIE  EQU     1               ; Host Transmit Interrupt Enable
  43. M_HCIE  EQU     2               ; Host Command Interrupt Enable
  44. M_HF2   EQU     3               ; Host Flag 2
  45. M_HF3   EQU     4               ; Host Flag 3
  46. ;       Host Status Register Bit Flags
  47. M_HRDF  EQU     0               ; Host Receive Data Full
  48. M_HTDE  EQU     1               ; Host Transmit Data Empty
  49. M_HCP   EQU     2               ; Host Command Pending
  50. M_HF    EQU     $18             ; Host Flag Mask
  51. M_HF0   EQU     3               ; Host Flag 0
  52. M_HF1   EQU     4               ; Host Flag 1
  53. M_DMA   EQU     7               ; DMA Status
  54. ;------------------------------------------------------------------------
  55. ;
  56. ;       EQUATES for Synchronous Serial Interface (SSI0)
  57. ;
  58. ;------------------------------------------------------------------------
  59. ;       Register Addresses
  60. M_0RX    EQU     $FFF1          ; Serial SSI0 Receive Data Register
  61. M_0TX    EQU     $FFF1          ; Serial SSI0 Transmit Data Register
  62. M_0CRA   EQU     $FFD0          ; SSI0 Control Register A
  63. M_0CRB   EQU     $FFD1          ; SSI0 Control Register B
  64. M_0SR    EQU     $FFF0          ; SSI0 Status Register
  65. M_0TSR   EQU     $FFF0          ; SSI0 Time Slot Register
  66. M_0RSMA0 EQU     $FFF2          ; Read/Write SSI0 Rcv Slot Mask Reg A
  67. M_0RSMB0 EQU     $FFF3          ; Read/Write SSI0 Rcv Slot Mask Reg B
  68. M_0TSMA0 EQU     $FFF4          ; Read/Write SSI0 Xmt Slot Mask Reg A
  69. M_0TSMB0 EQU     $FFF5          ; Read/Write SSI0 Xmt Slot Mask Reg B
  70. ;       SSI Control Register A Bit Flags
  71. M_0PM    EQU     $FF            ; Prescale Modulus Select Mask
  72. M_0DC    EQU     $1F00          ; Frame Rate Divider Control Mask
  73. M_0WL    EQU     $6000          ; Word Length Control Mask
  74. M_0WL0   EQU     13             ; Word Length Control 0
  75. M_0WL1   EQU     14             ; Word Length Control 1
  76. M_0PSR   EQU     15             ; Prescaler Range
  77. ;       SSI Control Register B Bit Flags
  78. M_OF    EQU     $3              ; Serial Output Flag Mask
  79. M_OF0   EQU     0               ; Serial Output Flag 0
  80. M_OF1   EQU     1               ; Serial Output Flag 1
  81. M_0FLG EQU  2    ; CRB Flag Bit
  82. M_0AMU  EQU     3               ; A/Mu Law Selection
  83. M_0FSD  EQU     4               ; Frame Sync Direction Bit
  84. M_0SCKD EQU     5               ; Clock Source Direction
  85. M_0SCKP EQU     6               ; Clock Polarity Bit
  86. M_0SHFD EQU  7    ; MSB Position Bit
  87. M_0FSL EQU  8    ; Frame Sync Length
  88. M_0FSI EQU  9    ; Frame Sync Invert
  89. M_0SYN  EQU     10              ; Sync/Async Control
  90. M_0MOD  EQU     11              ; Mode Select
  91. M_0STE  EQU     12              ; SSI0 Transmit Enable
  92. M_0SRE  EQU     13              ; SSI0 Receive Enable
  93. M_0STIE EQU     14              ; SSI0 Transmit Interrupt Enable
  94. M_0SRIE EQU     15              ; SSI0 Receive Interrupt Enable
  95. ;       SSI Status Register Bit Flags
  96. M_0IF   EQU     $2              ; Serial Input Flag Mask
  97. M_0IF0  EQU     0               ; Serial Input Flag 0
  98. M_0IF1  EQU     1               ; Serial Input Flag 1
  99. M_0TFS  EQU     2               ; Transmit Frame Sync
  100. M_0RFS  EQU     3               ; Receive Frame Sync
  101. M_0TUE  EQU     4               ; Transmitter Underrun Error
  102. M_0ROE  EQU     5               ; Receiver Overrun Error
  103. M_0TDE  EQU     6               ; Transmit Data Register Empty
  104. M_0RDF  EQU     7               ; Receive Data Register Full
  105. ;------------------------------------------------------------------------
  106. ;
  107. ;       EQUATES for Synchronous Serial Interface (SSI1)
  108. ;
  109. ;------------------------------------------------------------------------
  110. ;       Register Addresses
  111. M_1RX    EQU     $FFF9          ; Serial SSI1 Receive Data Register
  112. M_1TX    EQU     $FFF9          ; Serial SSI1 Transmit Data Register
  113. M_1CRA   EQU     $FFD8          ; SSI1 Control Register A
  114. M_1CRB   EQU     $FFD9          ; SSI1 Control Register B
  115. M_1SR    EQU     $FFF8          ; SSI1 Status Register
  116. M_1TSR   EQU     $FFF8          ; SSI1 Time Slot Register
  117. M_1RSMA0 EQU     $FFFA          ; Read/Write SSI1 Rcv Slot Mask Reg A
  118. M_1RSMB0 EQU     $FFFB          ; Read/Write SSI1 Rcv Slot Mask Reg B
  119. M_1TSMA0 EQU     $FFFC          ; Read/Write SSI1 Xmt Slot Mask Reg A
  120. M_1TSMB0 EQU     $FFFD          ; Read/Write SSI1 Xmt Slot Mask Reg B
  121. ;       SSI Control Register A Bit Flags
  122. M_1PM    EQU     $FF            ; Prescale Modulus Select Mask
  123. M_1DC    EQU     $1F00          ; Frame Rate Divider Control Mask
  124. M_1WL    EQU     $6000          ; Word Length Control Mask
  125. M_1WL0   EQU     13             ; Word Length Control 0
  126. M_1WL1   EQU     14             ; Word Length Control 1
  127. M_1PSR   EQU     15             ; Prescaler Range
  128. ;       SSI Control Register B Bit Flags
  129. M_1F    EQU     $3              ; Serial Output Flag Mask
  130. M_1F0   EQU     0               ; Serial Output Flag 0
  131. M_1F1   EQU     1               ; Serial Output Flag 1
  132. M_1FLG EQU  2    ; CRB Flag Bit
  133. M_1AMU  EQU     3               ; A/Mu Law Selection
  134. M_1FSD  EQU     4               ; Frame Sync Direction Bit
  135. M_1SCKD EQU     5               ; Clock Source Direction
  136. M_1SCKP EQU     6               ; Clock Polarity Bit
  137. M_1SHFD EQU  7    ; MSB Position Bit
  138. M_1FSL EQU  8    ; Frame Sync Length
  139. M_1FSI EQU  9    ; Frame Sync Invert
  140. M_1SYN  EQU     10              ; Sync/Async Control
  141. M_1MOD  EQU     11              ; Mode Select
  142. M_1STE  EQU     12              ; SSI1 Transmit Enable
  143. M_1SRE  EQU     13              ; SSI1 Receive Enable
  144. M_1STIE EQU     14              ; SSI1 Transmit Interrupt Enable
  145. M_1SRIE EQU     15              ; SSI1 Receive Interrupt Enable
  146. ;       SSI Status Register Bit Flags
  147. M_IF    EQU     $2              ; Serial Input Flag Mask
  148. M_IF0   EQU     0               ; Serial Input Flag 0
  149. M_IF1   EQU     1               ; Serial Input Flag 1
  150. M_TFS   EQU     2               ; Transmit Frame Sync
  151. M_RFS   EQU     3               ; Receive Frame Sync
  152. M_TUE   EQU     4               ; Transmitter Underrun Error
  153. M_ROE   EQU     5               ; Receiver Overrun Error
  154. M_TDE   EQU     6               ; Transmit Data Register Empty
  155. M_RDF   EQU     7               ; Receive Data Register Full
  156. ;------------------------------------------------------------------------
  157. ;
  158. ;       EQUATES for Exception Processing
  159. ;
  160. ;------------------------------------------------------------------------
  161. ;       Register Addresses
  162. M_IPR   EQU     $FFDF           ; Interrupt Priority Register
  163. ;       Interrupt Priority Register Bit Flags
  164. M_IAL   EQU     $7              ; IRQA Mode Mask
  165. M_IAL0  EQU     0               ; IRQA Mode Interrupt Priority Level (low)
  166. M_IAL1  EQU     1               ; IRQA Mode Interrupt Priority Level (high)
  167. M_IAL2  EQU     2               ; IRQA Mode Trigger Mode
  168. M_IBL   EQU     $38             ; IRQB Mode Mask
  169. M_IBL0  EQU     3               ; IRQB Mode Interrupt Priority Level (low)
  170. M_IBL1  EQU     4               ; IRQB Mode Interrupt Priority Level (high)
  171. M_IBL2  EQU     5               ; IRQB Mode Trigger Mode
  172. M_HPL   EQU     $300            ; Host Interrupt Priority Level Mask
  173. M_HPL0  EQU     8               ; Host Interrupt Priority Level Mask (low)
  174. M_HPL1  EQU     9               ; Host Interrupt Priority Level Mask (high)
  175. M_0SSL  EQU     $C00            ; SSI0 Interrupt Priority Level Mask
  176. M_0SSL0 EQU     10              ; SSI0 Interrupt Priority Level Mask (low)
  177. M_0SSL1 EQU     11              ; SSI0 Interrupt Priority Level Mask (high)
  178. M_1SSL  EQU     $3000           ; SSI1 Interrupt Priority Level Mask
  179. M_1SSL0 EQU     12              ; SSI1 Interrupt Priority Level Mask (low)
  180. M_1SSL1 EQU     13              ; SSI1 Interrupt Priority Level Mask (high)
  181. M_IL EQU  $C000   ; Timer Interrupt Priority Level Mask
  182. M_ILl EQU  14    ; Timer Interrupt Priority Level Mask (low)
  183. M_IL EQU  15    ; Timer Interrupt Priority Level Mask (high)
  184.  
  185. ;--------------------------------------------------------------------------
  186. ;
  187. ;  EQUATES for Timer and Event Counter
  188. ;
  189. ;--------------------------------------------------------------------------
  190. ;       Register Addresses
  191. M_TPR EQU  $FFEF   ; Timer Preload Register
  192. M_TCPR EQU  $FFEE   ; Timer Compare Register
  193. M_TCTR EQU  $FFED   ; Timer Count Register
  194. M_TCR EQU  $FFEC   ; Timer Control Register
  195. ;      Timer Control Register Bit Flags
  196. M_TDC EQU  $FF    ; Timer Decrement Ratio Mask
  197. M_TES EQU  8    ; Timer Event Select Bit Mask
  198. M_OIE EQU  9    ; Timer Overflow Interrupt Enable Bit Mask
  199. M_CIE EQU  10    ; Timer Compare Interrupt Enable Mask
  200. M_TO EQU  $3800   ; Timer Output Enable Bit Mask
  201. M_TINV EQU  14    ; Timer Inverter Bit Mask
  202. M_TE EQU  15    ; Timer Enable Bit Mask
  203.  
  204.  
  205.